احمد رضازاده ریحانی 
78130709
چکیده:
هدف از انجام این پروژه طراحی وپیاده سازی یک مدار واسط انتقال داده بین مبدل آنالوگ به دیجیتال وCPU در سیستم رمز کننده تلفنی TCS-1، روی تراشه FPGA است. سیستم رمز کننده تلفنی TCS-1 در پژوشکده الکترونیک دانشگاه صنعتی  شریف طراحی و پیاده سازی شده است.
پورت های سریال PC فقط امکان کارکردن در مد آسنرون و با حداکثر سرعت 19200 بیت بر ثانیه را دارا می باشند . در این سیستم به ارتباط سریال سنکرون با سرعت 64 کیلو بیت بر ثانیه نیاز می باشد. بنابراین لازم بود مداری برای انتقال داده در این سیستم ساخته شود.
مدار پیاده سازی شده از یک طرف داده های صحبت، که توسط مبدل MT8965 به شکل دیجیتال درآمده اند را با نرخ 64 کیلو بیت بر ثانیه دریافت می کند و پس از بافر نمودن بصورت بلوک های 240 بایتی از طریق باس ISA به CPU تحویل می دهد. از طرف دیگر داده های دریافت شده از CPU را پس از بافر نمودن، بصورت سریال به مبدل آنالوگ به دیجیتال ارسال می کند.
برای پیاده سازی مدار، خصوصیات رفتاری مدار توسط زبان توصیف سخت افزار VERILOG نوشته شد.
کد نهائی را می توان توسط ابزارهای سنتز و برنامه ریزی روی تراشه نهائی مورد نظر پیاده کرد.
کلید واژه:
زبان توصیف سخت افزار، پورت سریال، تراشه های برنامه پذیر
FPGA, HDL, SERIAL PORT, VERILOG