امروزه با استفاده از تراشه‌هاي قوي و ارزان قيمت FPGA  بسياري از سيستمهاي مخابراتي و الکترونيکي را مي‌توان به صورت کاملاً بهينه‌اي پياده‌سازي کرد. اين تراشه‌ها با داشتن قابليت‌هاي مختلف امکان پياده‌سازي سيستمهاي مخابراتي يا الکترونيکي بر روي يک تراشه را به کاربر مي‌دهند که اين مطلب به مقدار چشمگيري از هزينه و زمان طراحي و عيب يابي سيستم مي‌کاهد. بلوکهاي از پيش طراحي شده براي FPGA که بهCore  IP‌ معروفند مدارات ديجيتالي هستند که با استفاده از استانداردهاي مورد توافق، براي سيستمهاي مخابراتي و الکترونيکي مختلف  طراحي و تست شده‌اند.
در اين پروژه، دو بلوك كدبردار و كدگذار توربو به زبان VHDL طراحي و بر روي FPGA پياده‌سازي شده‌اند. لازم به ذكر است ‌كه استفاده از كدهاي توربو  به دليل توانايي بالاي تصحيح خطا، در سيستمهاي مخابرات فضايي و سيار به سرعت رو به افزايش است و تنها موضوعي كه استفادة گسترده‌تر از اين روش را محدود مي‌كند، پيچيدگي و تأخير نسبتاً زياد فرآيند كدبرداري است.