محسن صفاری
82242201
چکیده

هدف از انجام اين پروژه طراحي يک مدار بازيافت دتا و کلاک با ساختار حلقه قفل فاز براي کاربردهاي فرکانس بالا مي¬باشد. در طراحي اين ساختار نرخ بالاي داده ورودي و همچنين رفتار جيتر مناسب اساس طراحي قرار داده شده¬اند. بر اين اساس، يک آشکارساز فاز خطي براي طراحي در نظر گرفته شده است. بدليل محدوديت سرعت آشکارساز خطي فاز و براي داشتن فرکانس کاري بالا نيازمند کاهش فرکانس بخش آشکارساز بوديم  و در اين راستا ساختاري جديد براي آشکارساز خطي پيشنهاد شده است که با کلاک با فرکانس  ¼فرکانس نرخ داده ورودي عمل آشکارسازي فاز را انجام مي¬دهد. در اين ساختار به 4 فاز کلاک با اختلاف فازهاي 90 درجه نياز مي¬باشد. در اين ساختار سعي شده است که با استفاده از حداقل تعداد طبقات و همچنين ساده ترين المانها عمل آشکارسازي انجام گيرد و همچنين با توليد دو سيگنال خطا و تغيير ساختار مدار پمپ بار سعي شده است که مساله محدوديت سرعت آشکارساز خطي فاز را تا حدي حل نمود. بمنظور داشتن رفتار نويز مناسب و کاهش جيتر توليدي مدار، اسيلاتور سلفي-خازني کولپيتس براي طراحي بخش اسيلاتور انتخاب شده است. براي داشتن رفتار نويز فاز مناسب اسيلاتور و همچنين زمان شروع نوسان مناسب از يک خازن متغير که در دامنه هاي کم مقدار کم و در دامنه هاي زياد مقدار زياد از خود نشان مي¬دهد استفاده گرديده است. در نهايت مدار طراحي شده با استفاده از تکنولوژي 0.18μm در محيط HSPICE شبيه سازي شده است.  نرخ داده ورودي 4Gbps، فرکانس اسيلاتور 1 گيگاهرتز با 4 فاز مختلف و توان مصرفي مدار 90mW مي¬باشد.