

<p>تاریخ دفاع: ۲۹ مرداد ۱۳۷۸</p>	<p>عنوان پروژه: کاهش توان مصرفی در شبکه‌های روی تراشه با توجه به محتوای داده</p>
<p>چکیده:</p> <p>پیشرفت تکنولوژی نیمه‌هادی‌ها، طراحی قطعات نیمه‌هادی را به سمت طراحی سیستم روی تراشه (SoC) برده است. در سیستم‌های روی تراشه بدلیل وجود تعداد زیادی المان پردازشی، گذرگاه‌ها تبدیل به گلوگاهی شده‌اند که باعث عدم کارایی سیستم می‌شوند. شبکه روی تراشه (NoC) به عنوان راه حلی کارآمد و موثر برای حذف گذرگاه‌ها و ایجاد یک بستر مناسب برای ارتباط بین المان‌های پردازشی معرفی شده است. تاکنون تحقیقات مختلفی در زمینه شبکه روی تراشه انجام شده است؛ اما از آنجایی که معماری شبکه روی تراشه الهام گرفته از شبکه‌های میان ارتباطی و شبکه‌های مخابراتی است، تحقیقات انجام شده در زمینه شبکه روی تراشه نیز در همین راستا بوده‌اند.</p> <p>در این تحقیق قصد داریم تا توان مصرفی شبکه روی تراشه را با معیاری بسنجیم که در توان مصرفی شبکه‌های میان ارتباطی و مخابراتی تاثیر گذار نیست اما در توان مصرفی شبکه‌های روی تراشه تاثیر زیادی دارد. این عامل میزان فعالیت داده‌های موجود در یک بسته است. در این تحقیق ابتدا تحلیلی روی اثر محتوای داده‌ها انجام خواهیم داد و سپس پس از معرفی آرایش جدیدی از رمزکننده BI نشان خواهیم داد که با استفاده از این رمز کننده، می‌توان، توان شبکه را تا ۴۵ درصد کاهش داد. در پایان نیز یک روش جدید رمزگذاری بر پایه روشهای قدیمی رمزگذاری ارائه می‌کنیم و نشان می‌دهیم روش ارائه شده در این تحقیق تا ۱۰ درصد بهتر از روش BI عمل می‌کند.</p>	<p>نام: سید علی</p> <p>نام خانوادگی: میرطار</p> <p>شماره دانشجویی: ۸۵۲۰۷۲۶۸</p> <p>مقطع: کارشناسی ارشد</p> <p>گرایش: الکترونیک دیجیتال</p> <p>استاد پروژه: دکتر وثوقی وحدت</p> <p>استاد همکار: دکتر حسابی</p> <p>استاد مشاور:</p> <p>دانشجوی دوم:</p> <p>کلمات کلیدی:</p> <p>شبکه روی تراشه</p> <p>طراحی کم توان</p> <p>رمزگذاری</p> <p>فعالیت داده</p>

دانشجوی گرامی:

- ۱- پایان نامه شما باید مطابق با فرمت جدید تهیه شده باشد. اطلاعات مربوط به این فرمت را استاد پروژه خود بگیرید و یا به سایت <http://ee.sharif.edu/~eeprojects> مراجعه کنید.
- ۲- برای اضافه شدن اطلاعات مربوط به پایان نامه شما به پایگاه داده پایان نامه های دانشکده برق (که در سایت بالا قابل دسترسی است) لطفاً فایل WORD مربوط به چکیده را نیز تهیه کرده و همراه پایان نامه تحویل دهید. این فایل که نام آن شماره دانشجویی شما میباشد باید حاوی تمام اطلاعات موجود در جدول فوق به فارسی و انگلیسی باشد.

Thesis Title: Power Reduction in NoCs Considering Data Content	Date: August, 19 2008
---	-----------------------

<p>Student Name: Seyed Ali Mirtar</p> <p>Student Number: 85207268</p> <p>Program of Study: Master of Science</p> <p>Field of Study: Digital Electronics</p> <p>Thesis Advisor: Dr. Vosoughi Vahdat</p> <p>Thesis Co-Advisor: Dr. Hessabi</p> <p>Thesis Consultant:</p> <p>Second Student:</p> <p>Keywords: Network on Chip Low-power Design Coding Switching Activity</p>	<p>Abstract:</p> <p>The fast development of semiconductor industry has changed the VLSI methodology to SoC (System on Chip) design. In SoC, the increasing number of processing elements has changed buses to a bottleneck of system. NoC (Network on Chip) is an efficient and useful solution that eliminates bus bottleneck. In addition, it introduces suitable substructure for processing elements interconnection. There have been a vast number of researches on NoCs thus far; however, since the NoCs were originally built based on the Communication and Interconnection Networks, the research on NoC ended up on the same line.</p> <p>In this thesis, we want to consider the power of NoC with a new factor that is not affected by Communication and Interconnection Networks power. Furthermore, this particular factor will have a great impact on NoC power. This factor is the switching activity of data in a packet. We will analyze the impact of packet contents on NoC power; then we will propose a new architecture for conventional Bus-Invert coder to eliminate its delay and at the end, prepare it for NoCs. We will show how employing low power coding techniques can reduce total power of NoCs with the rate of approximately up to 45 percent. We will propose a new coding method using a combination of different previously used coding methods. In addition, we will show with simulation how our new method can have a better performance than Bus-Invert Coding, with a rate up to 10 percent.</p>
---	--

